Senior Staff Communications Systems Eng, España
Empresa
Michael Page
Provincia
Todo el País
Ciudad
España
Tipo de Contrato
Tiempo Completo
Salario
Entre 48000 Euros y 60000 Euros Bruto/año
Descripción
Senior Staff Communications Systems Eng
Investigación, diseño, verificación y test de algoritmos DSP (modulación, demodulación, filtros, ecualización, codificación, cancelación de eco, etc.)
Desarrollo de algoritmos de corrección de imperfecciones para mejorar el rendimiento del front-end analógico
Colaboración estrecha con equipos de RFIC, sistemas RF, ASIC y firmware para optimizar el rendimiento end-to-end
Definición y validación del particionado hardware/software de bloques DSP y de control
Mentorización de ingenieros/as junior a lo largo del ciclo completo de desarrollo PHY
Impacto real en SoCs de comunicaciones de última generación.
Equipo experto que desarrolla soluciones líderes desde el centro de Valencia.
Máster en Ingeniería de Telecomunicaciones, Ingeniería Eléctrica o similar (PhD valorado)
Sólida base matemática y conocimientos profundos en teoría de comunicaciones
Experiencia en arquitecturas de módem PHY y diseño DSP para sistemas de comunicaciones
Dominio de MATLAB y C/C++ (SystemC y Python son un plus)
Capacidad para trabajar en entornos multiculturales y equipos multidisciplinares
Excelentes habilidades de comunicación oral y escrita
Compañía tecnológica global, especializada en soluciones SoC de alto rendimiento para conectividad y acceso.
Salario base: 50.000 - 60.000
Bonus anual del 15
RSUs anuales con potencial del 15-30 del salario
Seguro médico privado y seguro de vida
Entorno tecnológico puntero, con alto impacto y visibilidad
Carrera profesional a largo plazo en una compañía líder del sector
MATLAB, C++, SystemC, Python
Investigación, diseño, verificación y test de algoritmos DSP (modulación, demodulación, filtros, ecualización, codificación, cancelación de eco, etc.)
Desarrollo de algoritmos de corrección de imperfecciones para mejorar el rendimiento del front-end analógico
Colaboración estrecha con equipos de RFIC, sistemas RF, ASIC y firmware para optimizar el rendimiento end-to-end
Definición y validación del particionado hardware/software de bloques DSP y de control
Mentorización de ingenieros/as junior a lo largo del ciclo completo de desarrollo PHY
Impacto real en SoCs de comunicaciones de última generación.
Equipo experto que desarrolla soluciones líderes desde el centro de Valencia.
Máster en Ingeniería de Telecomunicaciones, Ingeniería Eléctrica o similar (PhD valorado)
Sólida base matemática y conocimientos profundos en teoría de comunicaciones
Experiencia en arquitecturas de módem PHY y diseño DSP para sistemas de comunicaciones
Dominio de MATLAB y C/C++ (SystemC y Python son un plus)
Capacidad para trabajar en entornos multiculturales y equipos multidisciplinares
Excelentes habilidades de comunicación oral y escrita
Compañía tecnológica global, especializada en soluciones SoC de alto rendimiento para conectividad y acceso.
Salario base: 50.000 - 60.000
Bonus anual del 15
RSUs anuales con potencial del 15-30 del salario
Seguro médico privado y seguro de vida
Entorno tecnológico puntero, con alto impacto y visibilidad
Carrera profesional a largo plazo en una compañía líder del sector
MATLAB, C++, SystemC, Python